

MINISTÉRIO DA EDUCAÇÃO
CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA CELSO SUCKOW DA FONSECA
DIRETORIA DE ENSINO (DIREN)
DEPARTAMENTO DE ENSINO SUPERIOR (DEPES)
DEPARTAMENTO DE INFORMÁTICA (DEPIN)
CURSO SUPERIOR DE TECNOLOGIA EM SISTEMAS PARA INTERNET (CST-SI)

DEPARTAMENTO/COORDENAÇÃO	PLANO DE CURSO DA DISCIPLINA
DEPIN - Departamento Acadêmico de Informática	SISTEMAS DIGITAIS

CÓDIGO	PERÍODO	ANO	SEMESTRE	PRÉ-REQUISITOS
GTSI 1302	Opt	2012	2	
CRÉDITOS	AULAS/SEMANA			Nenhum
	TEÓRICA	PRÁTICA	ESTÁGIO	
2	2	0	0	
			TOTAL DE AULAS NO SEMESTRE	
			36	

EMENTA
Álgebra de Boole. Portas Lógicas. Circuitos Combinacionais. Circuitos Sequenciais. Memórias.

BIBLIOGRAFIA
<p>Bibliografia básica</p> <ol style="list-style-type: none"> 1. IDOETA, I V; CAPUANO, F. G. <i>Elementos de Eletrônica Digital</i>. 34ª ed. São Paulo Editora Érika, 2001. 2. LOURENÇO, A. C., CRUZ, E. C., FERREIRA, S. R., CHOUERI JUNIOR, S. <i>Circuitos Digitais – Estude e Use</i>. 6ª ed. São Paulo: Editora Érica, 1996. 3. TOCCI, R. J., WIDMER, N. S., MOSS, G. L. <i>Sistemas Digitais - Princípios e Aplicações</i>; 11ª ed. São Paulo: Pearson, 2011. <p>Bibliografia complementar</p> <ol style="list-style-type: none"> 1. UYEMURA, J. P. <i>Sistemas digitais: Uma abordagem integrada</i>. São Paulo: Thomson, 2002. 2. TOKHEIM, R. <i>Fundamentos de Eletrônica Digital: Sistemas Combinacionais - Volume 1</i>. Série Tekne. Porto Alegre: Bookman, 2013. 3. TOKHEIM, R. <i>Fundamentos de Eletrônica Digital: Sistemas Sequenciais - Volume 2</i>. Série Tekne. Porto Alegre: Bookman, 2013. 4. VAHID, F. <i>Sistemas Digitais: projeto, otimização e HDLs</i>. Porto Alegre: Bookman, 2008. 5. BIGNELL, J. W., DONOVAN, R. <i>Eletrônica Digital</i>. Cengage Learning, 2009.

OBJETIVO GERAL
Projetar circuitos combinacionais e sequencias utilizando a álgebra de Boole.

METODOLOGIA
Aulas expositivas e demonstrativas com utilização de recursos audiovisuais.

CRITÉRIO DE AVALIAÇÃO

A avaliação semestral envolve duas provas escritas (P1 e P2) e, a critério do docente regente, um trabalho. As datas das provas são agendadas entre o professor e a turma. A média parcial (MP) será calculada pelo cômputo da média aritmética ponderada as provas e trabalho da seguinte forma:

$$MP = (\alpha * P1 + \beta * P2) + \gamma * T$$

onde α , β e γ são definidos pelo docente no início do período letivo.

O aluno que faltar a uma das duas provas terá direito a uma avaliação alternativa, denominada segunda chamada, versando sobre todos os tópicos abordados no curso, e cuja data também é agendada entre docente e discentes. A nota obtida nessa 2ª chamada substituirá a da avaliação P1 ou P2 onde o aluno não esteve presente. Caso ele falte às duas avaliações, terá atribuído o grau ZERO em uma delas.

Opcionalmente o docente pode propor testes ou trabalhos práticos em cada uma das avaliações, com vistas à composição das notas P1 e P2.

Segundo o regimento do CEFET-RJ, caso o aluno obtenha média parcial inferior a 3,0 (três e zero) estará reprovado diretamente. Graus MP maiores ou iguais a 7,0 (sete e zero) aprovam diretamente o aluno. Em situações onde o aluno tenha grau MP entre 3,0 inclusive e 7,0 exclusive, terá direito a uma prova final (PF), que, juntamente com a média parcial gerará uma nova média, denominada média final (MF). Essa média é calculada da seguinte forma:

$$MF = (MP + PF) / 2$$

Para ser aprovado, o aluno deve alcançar uma média final MF maior ou igual a 5,0 (cinco e zero). Caso contrário, estará reprovado, devendo repetir a componente curricular.

CHEFE DO DEPARTAMENTO

NOME	ASSINATURA

PROFESSOR RESPONSÁVEL PELA DISCIPLINA

NOME	ASSINATURA

PROGRAMA

1. Álgebra de Boole
 - 1.1. Variáveis e expressões
 - 1.2. Postulados e Propriedades
 - 1.3. Minimização pelo método algébrico de expressões booleanas
 - 1.4. Minimização de expressões booleanas com Mapas de Vecih-Karnaugh
2. Portas Lógicas
 - 2.1. Portas NOT, AND e OR
 - 2.2. Portas NAND e NOR

2.3. Blocos OU EXCLUSIVO e COINCIDÊNCIA

2.4. Obtenção de circuitos a partir de expressões booleanas

2.5. Equivalência entre blocos lógicos

3. Circuitos Combinacionais

3.1. Códigos de detecção e correção de erros

3.1.1. Código BCD 4 bits paridade par

3.1.2. Código Excesso-3

3.1.3. Código Gray

3.1.4. Código Hamming 7 bits

3.1.5. Implementação de circuitos dos códigos de detecção e correção de erros

3.2. Display de 7 segmentos

3.3. Circuitos Aritméticos

3.3.1. Meio somador e meio subtrator

3.3.2. Somador e subtrator completo

3.3.3. Somador completo a partir de meio somadores

3.3.4. Subtrator completo a partir de meio subtratores

3.4. Multiplexadores e Demultiplexadores

4. Circuitos Sequenciais

4.1. Flip-Flops

4.1.1. Flip-Flop RS e variações

4.1.2. Flip-Flop JK básico e variações

4.1.3. Flip-Flop T

4.1.4. Flip-Flop D

4.2. Registradores de Deslocamento

4.2.1. Conversor Série-Paralelo e Paralelo-Série

4.2.2. Registrador de Entrada Série e Saída Série

4.2.3. Registrador de Entrada Paralela e Saída Paralela

4.2.4. Registrador de Deslocamento

4.3. Contadores

4.4. Contadores Assíncronos

4.5. Contadores Síncronos

4.6. Circuitos temporizadores

5. Memórias

5.1. Memórias ROM

5.2. Memórias PROM

5.3. Memórias EPROM

5.4. Memórias EEPROM

5.5. Memórias RAM